معرفی ترانزیستور اثر میدان جریان (FET) 

در این مقاله ما قصد داریم به معرفی ترانزیستور اثر میدان (FET) ، ساختمان آن، علامت اختصاری، رفتار آن و … بپردازیم.

ترانزیستور اثر میدان (FET)

ترانزیستور های معمولی به دلیل ساختار فیزیکی خاصی که دارند ترانزیستورهای دو پیوندی یا BJT نامیده می‌شوند و عناصری هستند که جریان را کنترل می‌کنند به زبانی دیگر جریان بیس ترانزیستور جریان کلکتور را کنترل می‌کند.

البته در BJT تغییر ولتاژ بیس امیتر نیز می‌تواند I_B را تغییر داده و سرانجام I_C کنترل شود. برای برقراری جریان در اتصال کلکتور، باید جریان بیس به اندازه‌ای باشد که بتواند به طور کامل بر پتانسیل سد پیوند بیس امیتر غلبه کند و آن را بشکند.

وجود جریان ورودی زیاد در ترانزیستور BJT باعث می‌شود که مقاومت ورودی ترانزیستورهای دو پیوندی نسبتا کم باشد به طوری که مقاومت ورودی حتی در آرایش کلکتور مشترک، از چند صد کیلو اهم تجاوز نکند.

بنابراین هنگامی که می‌خواهیم سیگنال منبعی با فرکانس بالا را تقویت کنیم نمی‌توانیم ترانزیستور BJT را در طبقه اول تقویت‌کننده به کار ببریم زیرا مقاومت ورودی کم آن باعث بارگذاری می‌شود.

ساختمان JFET با کانال N

این ترانزیستور از یک کریستال نوع N تشکیل شده است که یک فلز ۳ ظزفیتی مانند ایندیم را به گونه‌ای نفوذ می‌دهند که یک ناحیه نوع p با غلظتی بیش از ناحیه n تشکیل شود تا یک پیوند PN بوجود آید.

در این حالت ناحیه N را کانال و نیمه هادی نوع P را دروازه یا گیت (Gate)  می‌نامند. با اتصال دو سیم به دو طرف لایه N و یک سیم به لایه P یک عنصر سه پایه حاصل می‌شود که به ترانزیستور با اثر میدان پیوندی معروف است.

در عمل برای این که ترانزیستور مشخصات الکتریکی بهتری داشته باشد ، ناحیه گیت را مانند شکل زیر در اطراف کانال ایجاد می‌کنند.

در این ترانزیستور دو کریستال P را از داخل به هم وصل می‌کنند، چنانچه ترانزیستوری با دو گیت در دست باشد، باید به وسیله سیمی این دو پایه را به هم وصل نمود. ممکن است برای سادگی رسم شکل، دو کریستال P را که به هم متصل است فقط با یک اتصال گیت، نشان دهند.

ساختمان JFET با کانال P

ساختمان JFET با کانال P شبیه JFET با کانال N است، با این تفاوت که جنس کانال از نوع کریستال P و جنس گیت از کریستال N است. در شکل زیر ساختمان کریستالی و علامت اختصاری JFET با کانال P را مشاهده می‌کنید:

رفتار JFET در مدار

برای بررسی رفتار ترانزیستور در مدار، نخست حالتی را در نظر می‌گیریم که پایه گیت به پایه سورس اتصال کوتاه شده باشد. در این حالت اثر تغییر V_DS را روی کانال بررسی می‌کنیم. برای بررسی رفتار ترانزیستور فت نیاز به خرید مولتی متر دارید.

مطابق شکل زیر اگر پایه‌های درین سورس نیز اتصال کوتاه شده باشند، هیچ جریانی از کانال نمی‌گذرد و نواحی P و N توسط لایه نازک سد که تهی از حامل‌های جریان است و بلافاصله پس از ایجاد پیوند PN به وجود می‌آید، از یکدیگر جدا می‌شوند.

حال اگر یک منبع ولتاژ به نام V_DD را بین پایه‌های درین و سورس وصل کنیم، به طوری که درین نسبت به سورس مثبت باشد، با افزایش تدریجی ولتاژ، جریانی که از کانال می‌گذرد نیز افزایش می‌یابد. اعمال این ولتاژ بین درین و سورس و عبور جریان از آن، افت ولتاژی را در مسیر به وجود می‌آورد و پیوند PN را در گرایش معکوس قرار می‌دهد. در این حالت ناحیه تهی شده از حامل‌های جریان بیشتر در داخل کانال نفوذ می‌کند. شکل زیر، ناحیه تهی از بار P و N (افزایش لایه سد) در اثر افزایش جریان درین را نشان می‌دهد.

گسترش ناحیه تهی از بار در اثر توزیع پتانسیل V_DS  از درین تا سورس است. چون گیت در پتانسیل صفر قرار دارد و هم پتانسیل با سورس است، هرقدر در طول کانال به درین نزدیک‌تر شویم، اختلاف پتانسیل آن نسبت به گیت بیشتر می‌شود، زیرا در طول میله مانند افت ولتاژ در یک مقاومت است. در این شرایز اتصال PN بیشتر به بایاس مخالف میل می‌کند و لایه تهی از بار گسترده‌تر می‌شود. به بیان دیگر توسعه ناحیه تهی از بار (گسترش ناحیه سد) از سمت درین رشد می‌کند.

چنانچه V_DS را باز هم افزایش دهیم ، ناحیه تهی شده گسترش بیشتری می‌یابد و سرانجام مطابق شکل زیر به حداکثر گسترش خود می‌رسد.

تا زمانی که کانال به حد اکثر گرفتگی نرسیده است ، افزایش V_DS  سبب افزایش جریان درین I_D می‌شود. با بسته شدن حداکثری کانال، دیگر افزایش V_DS تغییر محسوسی در جریان درین ایجاد نمی‌کند و جریان درین ثابت می‌ماند، در این حالت می‌گویند JFET به اشباع رسیده است.

جریان اشباع را I_DSS  (جریان درین سورس اشباع) می‌نامند. افزایش بیشتر V_DS، ناحیه تهی از بار در سطح کانال را گسترده‌تر می‌کند و مقاومت کانال افزایش می‌دهد. چون میزان افزایش V_DS و افزایش مقاومت کانال (R_DS) به یک نسبت است، جریان درین همچنان ثابت باقی می‌ماند. همان طور در شکل زیر مشاهده می‌کنید، افزایش V_DSبعد از بسته شدن حداکثری کانال، تاثیری در مقدار I_D ندارد و I_D در حد مقدار I_DSS ثابت باقی مانده است.

چنان چه مطابق شکل زیر با اعمال یک ولتاژ به دو سر گیت سورس سد PN را در گرایش معکوس قرار دهیم، هرگونه افزایشی در میزان این ولتاژ، گسترش سریع‌تر لایه سد (ناحیه تهی از حامل‌های جریان) در داخل کانال را به همراه دارد و موجب افزایش مقاومت کانال و کاهش جریان درین می‌شود.

شکل زیر نشان می‌دهد که با کاهش V_GG، عرض کانال بیشتر می‌شود و مقاومت کانال را کاهش می‌دهد. در این شرایط جریان درین بیشتری از مدار می‌گذرد.

در این شکل نیز مقدار V_GS را افزایش داده ایم. در این حالت، کانال باریک تر می شود و مقاومت کانال را افزایش می دهد. لذا جریان درین ( I_D ) کمتری از مدار می‌گذرد.

منحنی مشخصه JFET

برای این که بتوانیم هر قطعه‌ی الکترونیکی را تحلیل و بررسی کنیم باید منحنی مشخصه‌های را در مورد  آن بدانیم. این منحنی مشخصه‌ها را رابطه‌ی بین ولتاژ و جریان پایه‌ها را بررسی می‌کنند.

در ترانزیستور JFET تغییرات جریان درین وابسته به تغییرات دو عامل است که یکی V_DS و دیگری V_GS می‌باشد. برای مشخص کردن میزان این وابستگی‌ها باید در هر مرحله یکی از این متغیرها را ثابت نگه داریم و دیگری را تغییر دهیم و مجهول را بررسی کنیم. مدار زیر برای رسم منحنی مشخصه های JFET می باشد

منحنی مشخصه خروجی JFET

برای رسم منحنی مشخصه‌ی خروجی این ترانزیستور باید اثر تغییرات ولتاژ V_DS را بر جریان I_S به ازای ولتاژهای مختلف V_GS بررسی کنیم.

برای این کار می‌توانیم در هر مرحله ولتاژ V_GS را رو ی یک مقدار مشخص تنطیم کنیم و سپس با تغییر V_DS از صفر تا حداکثر جریان I_S را بررسی کنیم.

نواحی کار منحنی مشخصه خروجی

در این قسمت نواحی مختلف‌ای ترانزیستور و حالت‌های کاری که ترانزیستور می‌تواند روی آن قرار بگیرد را بررسی می‌کنیم:

ناحیه قطع (Cut off Region)

ناحیه قطع ناحیه‌ای است که در آن ولتاژ V_GS برابر با V_{GS off}  می‌باشد. در این حالت کانال داخل ترانزیستور بسته می‌شود و جریان I_D برابر با صفر است و با تغییرات V_DS این مقدار جریان تغییر نمی‌کند.

در این حالت ترانزیستور به صورت یک کلید قطع عمل می‌کند.

ناحیه اهمی (Ohmic Region)

این بخش ناحیه‌ای از منحنی مشخصه خروجی بخش است که در آن تغییرات جریان I_D نسبت به V_DS  خطی است. در این ناحیه ترانزیستور مانند یک مقاومت اهمی تابع ولتاژ عمل می‌کند که مقدار آن با ولتاژ گیت سورس کنترل می‌شود.

ناحیه اشباع یا فعال (Active Region)

در ناحیه‌ای که در آن V_DS > V_r می‌باشد ناحیه اشباع یا فعال می‌گویند. در این ناحیه تغییرات V_DS اثری بر مقدار I_D ندارد و جریان درین تقریبا ثابت است.

شکل زیر محدوده این ناحیه را بر روی منحنی مشخصه ی خروجی نشان می‌دهد:

برای آن که ترانزیستور از ناحیه اهمی وارد ناحیه اشباع (فعال) شود باید مقدار ولتاژ درین سورس از مقدار معینی که ولتاژ درین سورس گذر (Transition Voltage)       (V_Dstr) نامیده می‌شود، بیشتر باشد یعنی V_DS > V_DS(Tr).

ولتاژ درین سورس گذر از رابطه

در ناحیه اشباع، مقدار جریان I_D را می‌توان از رابطه زیر بدست آورد.

منحنی مشخصه‌ی انتقالی JFET

در منحنی مشخصه‌ی انتقالی، تغییرات V_GS را بر I_D بررسی می‌کنیم. مقدار V_GS می‌تواند از صفر ولت تا مقدار V_{GS off}  تغییر کند. این تغییرات ولتاژ، جریان درین را از I_D = ۰ تا I_DSS کنترل می‌کند. به همین دلیل نسبت بین دو کمیت I_D برحسب تغییرات V_GS در شرایطی که V_DS ثابت است را منحنی مشخصه انتقالی می‌گویند. در شکل زیر منحنی مشخصه‌ی انتقالی برای یک نوع JFET با کانال N رسم شده است: